PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-057476

(43) Date of publication of application: 03.03.1995

(51)Int.CI.

G11C 11/418

(21)Application number: 05-200847

(71)Applicant: NEC CORP

(22)Date of filing:

12.08.1993


·(72)Inventor: OKAMURA HITOSHI

OGURI TAKASHI

(54) SEMICONDUCTOR MEMORY INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To dissolve the deterioration in an operational speed and a mal-function due to the reduction in a cell current when an á-ray error is controlled, and a power source voltage is reduced, and in particular, a bipolar emitter follower circuit is used for a word driver, and further, to reduce power consumption when an NTL circuit is used for a word driver circuit. CONSTITUTION: A P channel MOS Tr is used as access Trs 8, 9 connecting between a latch circuit and bit line pair 1, 2. When the precharge level of the bit line is made a a high potential side power source voltage, since the voltage between the gate/source of the access Trs 8, 9 is equalized with the power source voltage regardless of the lowering of the potential of a node 5 of a memory cell 4 and the high potential voltage of a word line 10, the lowering of the cell current due to the low power source voltage is prevented. Further, since the selection level of the word line is low potential, the current of the NTL word driver circuit in a non-selection state is



reduced. Further, since no cutoff is performed until the node 5 is equalized to the high potential side power source voltage, a write time is accelerated, and the \acute{a} -ray error is prevented.

LEGAL STATUS

[Date of request for examination]

18.03.1994

[Date of sending the examiner's decision of

26.08.1997

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-57476

(43)公開日 平成7年(1995)3月3日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/418

G11C 11/34

301 B

審査請求 有 請求項の数13 OL (全 7 頁)

(21)出願番号

特願平5-200847

(22)出願日

平成5年(1993)8月12日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 岡村 均

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 小栗 隆司

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体メモリ集積回路

(57)【要約】

【目的】 α線エラーの制御、また、低電源電圧化した時の、特にパイポーラエミッタフォロア回路をワードドライバに使用した場合のセル電流の減少による動作速度劣化、動作不良を解決し、また、ワードドライバ同路にNTL回路を使用した場合の消費電力を低減する。

【構成】 ラッチ回路とビット線対1、2を接続するアクセスTr.8、9としてPチャンネルMOSTr.を用いる。ビット線のプリチャージレベルを高電位側電源電位とした時、アクセスTr.8、9のゲート・ソース間電圧は、メモリセル4のノード5の電位、ワード線10の高電位電圧の低下によらず、電源電圧と等しくできるため低電源電圧化によるセル電流の低下を防ぐ。また、ワード線の選択レベルが低電位であるので、非選択状態のNTLワードドライバ回路の電流を削減できる。また、ノード5が高電位側電源電圧に等しくなるまでカットオフしないので書き込み時間が高速で、α線エラーが防げる。



【特許請求の範囲】

【請求項1】 MOSトランジスタ、および負荷素子を 使用して構成されたラッチ回路と、このラッチ回路とビ ット線を接続するMOSトランジスタに、Pチャンネル 型トランジスタを使用したメモリセルと、ワードドライ バ回路の出力段にバイポーラエミッタフォロア回路を備 える事を特徴とする半導体メモリ集積回路。

【請求項2】 ワードドライバ回路がNTL回路、また は、アクティブプルダウン付きNTL回路である事を特 徴とする請求項1の半導体メモリ集積回路。

【請求項3】 メモリセル内のラッチ回路が、CMOS インパーター2個の出力と入力を互いに接続して構成す る事を特徴とする請求項1または2の半導体メモリ集積

【請求項4】 メモリセル内のラッチ回路が、NMOS インパーター2個の出力と入力を互いに接続して構成さ れ、該NMOSインパーターの負荷素子が高抵抗素子か TFT素子である事を特徴とする請求項1または2の半 導体メモリ集積回路。

【請求項5】 メモリセルの高電位側電源線の電位と同 じ電位を有する電源線に、ソース端子が接続されたPチ ャンネル型MOSトランジスタを導通させる事によって ピット線のプリチャージが行われる事を特徴とする請求 項1の半導体メモリ集積回路。

【請求項6】 メモリセル内のラッチ回路が、CMOS インパーター2個の出力と入力を互いに接続して構成す る事を特徴とする請求項5の半導体メモリ集積回路。

【請求項7】 メモリセル内のラッチ回路が、NMOS インパーター2個の出力と入力を互いに接続して構成さ れており、該ラッチ回路の負荷素子が高抵抗素子かTF T素子である事を特徴とする請求項5の半導体メモリ集

【請求項8】 ワードドライバ回路がNTL回路、また は、アクティブブルダウン付きNTL回路である事を特 徴とする前記請求項5の半導体メモリ集積回路。

【請求項9】 メモリセル内のラッチ回路が、CMOS インパーター2個の出力と入力を互いに接続して構成す る事を特徴とする請求項8の半導体メモリ集積回路。

【請求項10】 メモリセル内のラッチ回路が、NMO Sインバーター2個の出力と入力を互いに接続して構成 され、該NMOSインバーターの負荷素子が高抵抗素子 かTFTトランジスタである事を特徴とする請求項8の 半導体メモリ集積回路装置。

容量素子と、この容量素子とピット線 を接続するMOSトランジスタに、Pチャンネル型トラ ンジスタを使用したメモリセルと、ワードドライバ回路 の出力段にパイポーラエミッタフォロア回路を備える事 を特徴とする半導体メモリ集積回路。

【請求項12】 ワードドライバ回路がNTL回路、ま

特徴とする前記請求項11の半導体メモリ集積回路。

【請求項13】 メモリセル内のラッチ回路がNMOS インパーター2個の出力と人力を互いに接続して構成さ れ、該NMOSインパーターの負荷索子が高抵抗索子か TFTトランジスタであるラッチ回路と、このラッチ回 路とピット線を接続するMOSトランジスタに、パルク 層に形成したPチャンネル型トランジスタを使用したメ モリセルを備える事を特徴とする半導体メモリ集積回

10 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体メモリ集積回路に 関し、特にメモリセルのアクセストランジスタとワード ドライパに関する。

[0002]

【従来の技術】従来の半導体メモリ集積回路は、直列に 接続した抵抗およびMOSトランジスタからなるインパ ーター回路2組、または、直列に接続したPチャンネル MOSトランジスタとNチャンネルMOSトランジスタ からなるインパーター回路2組を相互に接続して構成す るラッチ回路と、このラッチ回路の2つの信号端子のそ れぞれとメモリセル情報取り出し用ビット線対との間に 接続された2個のメモリセル選択用Nチャンネル型MO Sトランジスタからなるメモリセルと、ビット線と、メ モリセル選択用MOSトランジスタのゲート端子を接続 するメモリセル選択アドレス信号配線を有していた。

【0003】以下に図を参照しながら、メモリセルの選 択、読みだし方法について説明する。

【0004】図6は従来のSRAMにおけるメモリセル 情報の読みだし動作を説明する回路図である。初期状態 におけるピット線1の電位が高電位、ピット線2の電位 が低電位であるとする。メモリセル内のノード25が低 電位の時、このメモリセルを選択するためにNチャンネ ルMOSトランジスタであるアクセストランジスタ26 のゲート端子27に接続されたワード線10を高電位に するとアクセストランジスタ26が導通し、負荷MOS トランジスタ12を通じて高電位側電源13から電流が アクセストランジスタ26、NチャンネルMOSトラン ジスタであるドライプトランジスタ28を通じて低電位 側電源15に流れ込む。この時、負荷MOSトランジス タ12、及びアクセストランジスタ26、ドライプトラ ンジスタ28の導通抵抗分割比により、ピット線1の電 位が下降する。また、他方のピット線2は、負荷MOS トランジスタ19によって高電位側電源電位まで引き上 げられる。よって、ピット線対1、2の電位差が逆転す る。このピット線1、2の振幅差をセンスアンプと呼ば れる差動増幅器によって増幅し、選択したメモリルの内 部情報として周辺ロジック回路や他の半導体集積回路に 供給される。ここで、ワード線を選択駆動するワードド たは、アクティブブルダウン付きNTL回路である事を 50 ライバー回路が図3に示す様な、出力バイポーラトラン

ジスタ16と、MOSトランジスタで構成されたいわゆ るBiNMOS回路であるとする。このようなBiNM OS回路のブルアップ回路はエミッタフォロア回路であ るため、ワード線の高電位は高電位側電源線電位VCC から出力パイポーラトランジスタ16の順方向ペース・ エミッタ間電圧分低い電位に等しい。また、メモリセル の内部ノード25の電位V1は、そのメモリセルが選択 状態にあり、しかもその内部ノード25の電位が逆側の 内部ノード29より低いレベルにある時、アクセストラ ンジスタ26の導通抵抗とドライブトランジスタ28の 10 導通抵抗の抵抗分割比で決定され、低電位側電源電位よ りも通常数100mV高い電位にある。従って、アクセ ストランジスタ26のゲート・ソース間電位VGSは、 VGS = VCC - VF - V1となる。

【0005】次に、ワード線を選択駆動するワードドラ イパー回路が図4に示す様な、NTL(Non Thr cshold Logic) 回路であるとする。このN TL回路においてもパイポーラトランジスタはエミッタ フォロア回路として使われているため、ワード線の高電 20 位は高電位側電源線電位VCCから出力パイポーラトラ ンジスタ40の順方向ペース・エミッタ間電圧分低い電 位に等しい。よって、アクセストランジスタのゲート・ ソース間電位VGSはこの時も

VGS = VCC - VF - V1

となる。また、アクセストランジスタがNチャンネル型 であるため、1本の選択状態のワード線を除いて他の非 選択状態にあるすべてのワード線電位を、NTLワード ドライバーの入力端子19に高電位を入力させ、パイポ ーラトランジスタ17をオンし、抵抗18に電圧ドロッ プを生じさせる事により低レベルにする。

【0006】次に、メモリセルが図7の様に、抵抗3 0、NチャンネルMOSトランジスタ31からなるイン パータ32と、抵抗33、NチャンネルMOSトランジ スタ34からなるインパーター35を相互に接続して構 成されるラッチ回路と、NチャンネルMOSトランジス タのアクセストランジスタ36、37で構成されている 場合の書き込み動作について説明する。

【0007】初期状態においてノード38が高電位、ノ ード39が低電位であるとする。また、ワード線10の 電位は高電位、ピット線1の電位は低電位、ピット線2 の電位は高電位にあるとする。 高電位であったノード3 8は、その電荷が、アクセストランジスタ36が導通す る事によって強制的に低電位側電源15に放電され、低 電位になる。同時に、低電位であったノード39はアク セストランジスタ37が導通する事によって負荷MOS トランジスタ19によって充電され高電位になる。しか し、Nチャンネルアクセストランジスタのしきい値電圧 をVTNとした時、ノード39の電位がVCC-VTN

7はカットオフする。よってその後、ノード39の電位 は抵抗33で充電される。この抵抗33の抵抗値は、メ モリセルの定常電流を抑えるため通常ギガオームからテ ラオームの値であり、完全にノード39の電位が高電位 側電源電圧に等しくなるまでの時間は極めて長い。仮に、 ノード39の浮遊容量を10fF、抵抗33の抵抗値を 1TΩとすると、CR時定数は10msとなる。これ は、例えば100MHZのクロックの周期10nsの1 000倍である。

【0008】また、積層型メモリセルのアクセストラン・ ジスタをPチャンネル型TFTロードトランジスタと同 時に構成するつまり両方ともPチャンネルトランジスタ とする技術が、特開平2-21654号公報に記載され ている。

[0009]

【発明が解決しようとする課題】この従来の半導体メモ り集積回路では、以下の様な欠点があった。

【0010】図3で述べたようにワードドライパー回路 がBiNMOS等のプルアップをエミッタフォロア回路 で行う回路構成の場合、ワード線の電位が完全に高電位 側電源電圧まで上昇しないため、Nチャンネルアクセス トランジスタのゲート・ソース間に印加される電圧VG Sは最大VCC-VF-VTであり、十分なセル電流が 得られず、ビット線の反転時間が劣化するという欠点が あった。これは、低電源電圧化してVCCに対するVF の割合が相対的に大きくなったときに顕著であり、最低 動作電源電圧もワード線振幅が電源電圧と等しいCMO Sワードドライバ回路を使用したSRAMに比較してV F分高いという欠点がある。ペース・エミッタ間順方向 電圧VFは半導体材料で決まる物性値であり、シリコン の場合通常0.8 V程度である。

【0011】また、図4で述べたようにワードドライバ 一回路がNTL回路である場合、非選択状態のワードド ライバ回路に電流が流れ、例えば、28 = 128ワード のSRAM考えた場合、1個当たりのNTL同路が低電 位を出力しているときの電流値を2mAと仮定すると、 全体の電流値は2×127=254mAと大きな値にな る。このように、NTLワードドライバー回路と従来の メモリセルを組み合わせて使用すると消費電力が大きく。 なってしまうという欠点があった。

【0012】さらに、図7で示したような高抵抗負荷型 メモリセルあるいはポリシリコンを使用したPチャンネ ルトランジスタ (TFT) を負荷としたメモリルにおい ては、反転データ書き込み時にメモリセル内の低電位側 ノードを完全に高電位電源電圧に上昇させる時間が大き く、メモリセルのいわゆるスタティックノイズマージン が小さい状態が長く続く。このような状態の時にα線が メモリセルに入射すると、半導体基板内で分離、発生し た電荷によって、メモリセルの情報が破壊されてしまう に等しい電位まで充電されるとアクセストランジスタ 3 50 等の問題がある。この傾向は電源電圧が下がり、微細化

5

が進む程顕著になる。この様に、従来のNチャンネル型 アクセストランジスタを使用した高抵抗負荷型メモリセ ルは、低電圧化、微細化したときに誤動作を起こし易い という欠点があった。

【0013】またアクセストランジスタをpチャンネル型にした特開平2-21654号公報では、ワードドライバー回路についてはなんら記載されていない。またこの従来例ではロードトランジスタとアクセストランジスタを共にTFTで形成するため、ロードトランジスタでラッチ回路の内部ノードをブルアップするスピード以上 10の動作速度を実現することは不可能である。

(0014)

【課題を解決するための手段】本発明の半導体メモリ集積回路は、NMOSインパーター2組またはCMOSインパーター2組の出力と入力を互いに接続したラッチ回路と、このラッチ回路の第一の信号端子とメモリセル情報取り出し用第一のビット線との間に直列接続された第一のメモリセル選択用Pチャンネル型MOSトランジスタと、ラッチ回路の第二の信号端子とメモリセル情報取り出し用第二のビット線との間に接続された第二の複数のメモリセル選択用Pチャンネル型MOSトランジスタからなるメモリセルを有し、第一、第二のメモリル選択用Pチャンネル型MOSトランジスタからなるメモリセルを有し、第一、第二のメモリル選択用Pチャンネル型MOSトランジスタのゲート端子を共通に接続したメモリセル選択アドレス線と、このアドレス線を駆動するワードドライバー回路を備える。

【0015】そのワードドライバー回路は、メモリセルのラッチ回路がNMOSインバータ2組で構成される時は、CMOS、BiNMOS、BiCMOS、ECL、NTL回路で構成されており、メモリセルのラッチ回路がCMOSインバーター2組で構成されている場合には、BiNMOS、BiCMOS、ECL、またはNTL回路で構成されている。

[0016]

【実施例】次に本発明について図面を参照して説明する。図1は本発明の一実施例のSRAMに用いるメモリセル回路と、それに接続されたワード線、ビット線の構成を示す図である。素子はすべてパルク単結晶S1上に形成した。

【0017】まず、読みだし動作について説明する。ビット線1、2の電位はプリチャージ回路3によって、高電位側電源13の電位に予め充電してある。初期状態におけるビット線1の電位が相対的に高電位、ビット線2の電位が低電位であるとする。着目するメモリセル4内のノード5が低電位の時、このメモリセル4を選択するためにPチャンネルMOSトランジスタである第一のアクセストランジスタ6のゲート端子7と、第二のアクセストランジスタ8のゲート端子9に接続されたワード線10をワードドライバー回路11で低電位にすると、第一、及び第二のアクセストランジスタ6、8が導通する。よって、台荷MOSトランジスタ12を通じて高管

位側電源13から電流がメモリセル4内の第一のアクセ ストランジスタ 6、NチャンネルMOSトランジスタで あるドライプトランジスタ14を通じて低電位側電源1 5に流れ込む。この電流を以後セル電流という。この時 第一、第二のPチャンネルアクセストランジスタ6、8 のゲート・ソース間電圧VGSは、ワード線の低電位が 低電位側電源電圧と等しい時、電源電圧に等しく、内部 ノード5の電位V1に依存しない。従って、VGSはア クセストランジスタにNチャンネル型を用いた時に比較 してV1だけ大きい。電源電圧が下がり、V1がVCC に対して顕著になると、Pチャンネル型MOSトランジ スタのgmがNチャンネルMOSトランジスタより小さ い事を打ち消して、NチャンネルMOSトランジスタを アクセストランジスタに使用したときと同等以上のセル 電流を獲得できる。また、この効果は、ワードドライバ 一回路にBiNMOS等エミッタフォロア回路を使用し た場合に顕著であり、最低動作電源電圧もPチャンネル アクセストランジスタを用いた場合の方が低い。図2に 電源電圧3 V以下の時のセル電流の比較を示す。図3は 前述のようにBiNMOSワードドライバー回路の一例 である。BINMOS等エミッタフォロア回路を使用し た場合には、ワード線の高電位が電源電圧まで上昇せ ず、パイポーラトランジスタ16のベース・エミッタ間 順方向電圧VF分低下するが、アクセストランジスタ 6、8CPチャンネルMOSトランジスタを用いた場合 にはそれとも無関係に電源電圧に等しいVGSが印加さ

【0018】また、ワードドライバー回路に図4のようなNTL回路を用いた場合には、ワード線の非選択状態、すなわちPチャンネルアクセストランジスタ6、8がカットオフしている時にワード線が高電位であるので、NTL回路のパイポーラトランジスタ17はオフしており、電力を消費しない。2⁸ = 128ワードのSRAM考えた場合、1個当たりの低電位出力時のNTL回路電流値を2mAと仮定すると、Nチャンネルトランジスタをアクセストランジスタに使用した従来例に比較して、2×(127-1)=252mAの電流が削減できる。

れるためである。

【0019】さて、メモリセル4が選択され、セル電流が流れると、負荷MOSトランジスタ9、及びアクセストランジスタ6、ドアライブトランジスタ14の導通抵抗分割比により、ビット線1の電位が下降する。また、他方のビット線2は、負荷MOSトランジスタ40によって高電位側電源電位まで引き上げられる。よって、ビット線対1、2の電位が逆転する。このビット線対の電位差をセンスアンプと呼ばれる差勁増幅器によって増幅し、選択したメモリセル内部状態として周辺ロジック回路や他の半導体集積回路に供給する。

一、及び第二のアクセストランジスタ6、8が導通す 【0020】本発明ではP チャンネル型アクセストランる。よって、負荷MOSトランジスタ12を通じて高電 50 ジスタパルク層で実現する事により、特開P 2 - 2 1 6

7

5 4 号公報に開示されているようなPチャンネル型TFTアクセストランジスタに比較してMOSトランジスタ特性のはるかに良好なアクセストランジスタが実現できるため、書き込みスピードを速くでき、α線耐量が向上できる点、また、本メモリセルをパイポーラエミッタフォロア回路を備えたワードドライバー回路と組み合わせる事によって、低電源電圧性に優れる、高速である、低消費電力である、等の特徴を有した半導体集積メモリを実現している。

【0021】次にメモリセルの書き込み動作について本 *10* 発明の第二の実施例を示す図5を使って説明する。

【0022】初期状態のノード20の電位を低電位、ノード21の電位を高電位とし、このメモリセル初期状態と逆のデータ書き込むためにワード線10が低電位側電源15と同電位、ピット線23が高電位側電源13と同電位、ピット線24が低電位側電源15と同電位であると仮定する。

【0023】低電位であったノード20は、アクセスト ランジスタ22が導通する事によって、負荷MOSトラ ンジスタ12によって充電される。アクセルトランジス 20 タはPチャンネル型であるので、ゲート・ソース間電圧 は図中に示すように電源電圧と等しく、内部ノード20 の電位によらない。従って内部ノード20はアクセスト ランジスタ22によって、高電位側電源電圧まですばや く充電される。Pチャンネルアクセストランジスタの導 通抵抗は数10kΩであるので、ノード20を充電する CR時定数はNチャンネルアクセストランジスタの10 ^ ~105 分の一と、極めて小さい。従って、メモリセ ルの情報がα線等によって破壊される確率を極めて小さ くでき、メモリ半導体集積回路の信頼性を大きく向上さ 30 せる事ができる。メモリセル内にPチャンネル型MOS トランジスタとNチャンネル型トランジスタを混載させ なければならないため、集積度の点で不利であるが、ト レンチ分離技術の採用等でこの欠点はかなり解消でき る。

【0024】また、高抵抗案子のかわりにPチャンネル TFTトランジスタを負荷案子として使用した場合で も、TFT素子の特性上、導通抵抗を小さくできないの で、同様の効果が期待できる。

【0025】また、本発明ではSRAM(タティックランダムアクセスメモリ)を例に揚げて説明したが、DRAM(ダイナミックランダムアクセスメモリ)にも適用できる事は明らかである。

[0026]

【発明の効果】以上説明したように本発明では、MOSトランジスタおよび負荷素子を使用して構成されたラッチ回路と、ピット線を接続するMOSトランジスタに、Pチャンネル型トランジスタを使用したメモリセルを使用する事で、BiNMOS回路等パイポーラエミッタフ

ォロア回路を含むワードデコーダ回路と組み合わせた時には、低電圧化を可能にし、NTLワードドライバー回路を用いた時には低消費電力化を実現できるという効果を有する。また、高抵抗負荷型のメモリセルに適用した

【図面の簡単な説明】

【図1】本発明の一実施例のメモリセル周辺回路である。

場合には高信頼性を実現できるという効果を有する。

【図2】セル電流のアクセストランジスタ、ドライプトランジスタのゲートの幅に対する依存性を示す図である。

【図3】BiNMOS型ワードドライバー回路である。

【図4】NTL型ワードドライバー回路図である。


【図5】本発明の第二の実施例のメモリセル周辺回路である。


【図6】従来のメモリセルの回路図である。


【図7】従来の高抵抗負荷型メモリセルの回路図である。

【符号の説明】

- 0 1 第一のピット線
 - 2 第二のピット線
 - 3 ピット線プリチャージ回路 .
 - 4 メモリセル
 - 5 メモリセル4の内部ノード
 - 6、8 アクセストランジスタ
 - 7 アクセストランジスタ6のゲート端子
 - 9 アクセストランジスタ8のゲート端子
 - 10 ワード線
 - 11 ワードドライパー
- 0 12、40 負荷MOSトランジスタ
 - 13 高電位側電源
 - 14 ドライプトランジスタ
 - 15 低電位側電源
 - 16、17 パイポーラトランジスタ
 - 18 抵抗
 - 19 入力端子
 - 20、21 メモリセルの内部ノード
 - 22 アクセストランジスタ
 - 23、24 ビット線
 - 25、29 メモリセルの内部ノード
 - 26 アクセストランジスタ
 - 27 アクセストランジスタ26のゲート端子
 - 28 ドライプトランジスタ
 - 30、33 抵抗
 - 31、34 ドライプトランジスタ
 - 32、35 インパーター
 - 36、37 アクセストランジスタ
 - 38、39 メモリルの内部ノード
 - 40 パイポーラトランジスタ







[図7]

